Switch to English

Biography of
寺田 晃太朗 / Kotaro Terada

所属・経歴

現在

2023年9月 – 現在
株式会社Quanmatic Director of Application Development

2019年4月 – 現在
早稲田大学 客員次席研究員 (研究院客員講師) / 非常勤講師

2018年5月 – 現在
株式会社トライボックス チーフテクニカルアドバイザー

過去

2018年4月 – 2023年1月
ヤフー株式会社 ソフトウェアエンジニア

2020年6月 – 2021年2月
未踏ターゲット事業 プロジェクト採択 (代表者)
未踏ターゲット事業：2020年度採択プロジェクト概要（寺田・古山・臼井・小野PJ）：IPA 独立行政法人 情報処理推進機構

2016年4月 – 2018年3月
日本学術振興会 特別研究員 (DC)

2014年10月 – 2016年3月
株式会社トライボックス テクニカルアドバイザー
tribox.com, TORIBOストア, triboxstickers.com (closed), TORIBOコンテスト の開発・保守

活動

2019年10月 – 現在
Apache NiFi コミッター

2019年8月 – 2020年1月
WCA 規則委員会 (WRC) メンバー

連絡先

Email: kotarot [at] apache.org
GitHub: @kotarot

技術活動

オープンソースプロジェクト等への貢献

and others.

発表

技術ブログ記事

ハッカソン

Hack Day 2017

作品名: ファンさん
チーム: けんけんぱ
表彰: 優秀賞

Hack Day 2016

作品名: コネクトガール (Connect Girls)
チーム: すすわたり
表彰: Short list
ソースコード: GitHub
メディア掲載: ねとらぼ、週間アスキー No. 1073 他

研究興味分野

量子アニーリング, 量子コンピューティング, 組合せ最適化, VLSI設計, EDA, 高位合成, ビッグデータ処理, ストリーム処理

発表業績

学術雑誌

  1. D. Oku, K. Terada, M. Hayashi, M. Yamaoka, S. Tanaka, and N. Togawa, "A fully-connected Ising model embedding method and its evaluation for CMOS annealing machines," IEICE Trans. on Information and Systems, vol. E102-D, no. 9, pp. 1696–1706, Sep. 2019.
  2. K. Terada, M. Yanagisawa, and N. Togawa, "A bitwidth-aware high-level synthesis algorithm using operation chainings for Tiled-DR architectures," IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences, vol. E100-A, no. 12, pp. 2911–2924, Dec. 2017.
  3. K. Terada, M. Yanagisawa, and N. Togawa, "A high-level synthesis algorithm with inter-island distance based operation chainings for RDR architectures," IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences, vol. E98-A, no. 7, pp. 1366–1375, Jul. 2015.

国際会議

  1. Y. Oto, K. Ijima, K. Terada, and M. Onizuka, "Yosegi: Columnar format for efficient nested data processing by schema conversion," The 1st Workshop on Distributed Infrastructure, Systems, Programming and AI (DISPA 2020), Online, Aug. 2020.
  2. K. Kanamaru, "An Ising model representation of rectangle packing problem," 2018 Adiabatic Quantum Computing Conference (AQC 2018), Moffett Field, CA, USA, Jun. 2018. (poster, collaboration work with K. Terada, D. Oku, S. Tanaka, M. Hayashi, M. Yamaoka, M. Yanagisawa, and N. Togawa)
  3. K. Terada, D. Oku, S. Kanamaru, S. Tanaka, M. Hayashi, M. Yamaoka, M. Yanagisawa, and N. Togawa, "A fully-connected Ising model embedding method and its evaluation for CMOS annealing machines," Design Automation Conference 2018 (DAC 2018), Work-in-Progress Poster Session, San Francisco, CA, USA, Jun. 2018. (poster)
  4. K. Terada, D. Oku, S. Kanamaru, S. Tanaka, M. Hayashi, M. Yamaoka, M. Yanagisawa, and N. Togawa, "An Ising model mapping to solve rectangle packing problem," in Proc. of 2018 International Symposium on VLSI Design, Automation and Test (VLSI-DAT), Hsinchu, Taiwan, Apr. 2018.
  5. K. Terada, M. Yanagisawa, and N. Togawa, "A floorplan-driven high-level synthesis algorithm with multiple-operation chainings based on path enumeration," in Proc. of 2015 IEEE International Symposium on Circuits and Systems (ISCAS), pp. 2129–2132, Lisbon, Portugal, May 2015.
  6. K. Terada, M. Yanagisawa, and N. Togawa, "A floorplan-driven high-level synthesis algorithm with operation chainings using chaining enumeration," in Proc. of 2014 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS), pp. 248–251, Ishigaki, Japan, Nov. 2014.

国内学会・研究会

  1. 古山慎悟, 寺田晃太朗, "ストリームデータに量子アニーリングを適用するアプリケーションフレームワークとその有用性," 情報処理学会 第83回全国大会講演論文集, オンライン, Mar. 2021.
  2. 寺田晃太朗, 田中宗, 林真人, 山岡雅直, 柳澤政生, 戸川望, "20KスピンCMOSアニーリングマシンを対象とした完全結合イジングモデルマッピング手法," 日本物理学会2017年秋季大会, 盛岡市, Sep. 2017.
  3. 寺田晃太朗, 田中宗, 林真人, 山岡雅直, 柳澤政生, 戸川望, "20KスピンCMOSアニーリングマシンを対象とした完全結合イジングモデルマッピング手法と評価," 情報処理学会DAシンポジウム2017論文集, pp. 163–168, 加賀市, Sep. 2017.
  4. 長谷川健人, 石川遼太, 寺田晃太朗, 川村一志, 多和田雅師, 戸川望, "組込みデバイスとFPGAを用いたナンバーリンクソルバの設計と実装," 情報処理学会DAシンポジウム2017ポスター発表, 加賀市, Aug. 2017. (ポスター発表)
  5. 寺田晃太朗, 柳澤政生, 戸川望, "演算ビット幅に基づく演算チェイニングを用いたRDRアーキテクチャ向け性能指向高位合成手法," 電子情報通信学会2016年ソサイエティ大会講演論文集, p. 71, 札幌市, Sep. 2016.
  6. 寺田晃太朗, 長谷川健人, 川村一志, 多和田雅師, 戸川望, "機械学習とFPGAを用いたナンバーリンクソルバ," 情報処理学会DAシンポジウム2016ポスター発表, 加賀市, Sep. 2016. (ポスター発表)
  7. 寺田晃太朗, 柳澤政生, 戸川望, "DFGのクリティカルパス最適化に基づく演算チェイニングを用いたRDRアーキテクチャ対象高位合成手法," 信学技報, VLD2016-05, pp. 41–46, 北九州市, May 2016.
  8. 寺田晃太朗, 川村一志, 多和田雅師, 藤原晃一, 戸川望, "機械学習を用いたナンバーリンクソルバ," 情報処理学会DAシンポジウム2015ポスター発表, 加賀市, Aug. 2015. (ポスター発表)
  9. 寺田晃太朗, 柳澤政生, 戸川望, "演算チェイニングの候補列挙・選択アルゴリズムを用いたフロアプラン指向高位合成手法," 情報処理学会DAシンポジウム2015論文集, pp. 17–22, 加賀市, Aug. 2015.
  10. 寺田晃太朗, 柳澤政生, 戸川望, "多段演算チェイニングを利用した配線遅延を考慮した高位合成手法," 情報処理学会DAシンポジウム2014論文集, pp. 115–120, 下呂市, Aug. 2014.
  11. 寺田晃太朗, 柳澤政生, 戸川望, "演算チェイニング候補列挙に基づく配線遅延を考慮した高位合成手法," 第27回回路とシステムワークショップ論文集, pp. 440–445, 淡路市, Aug. 2014.

表彰

  1. 2018年3月, 早稲田大学 アーリーバード成果報告会『100sec. TALKS』～若手研究者が創る未来の科学～ ベストプレゼンテーション賞
  2. 2017年8月, 情報処理学会 DAシンポジウム2017 アルゴリズムデザインコンテスト 最優秀賞
  3. 2016年9月, 情報処理学会 DAシンポジウム2016 アルゴリズムデザインコンテスト 最優秀賞
  4. 2016年9月, 情報処理学会 DAシンポジウム2016 アルゴリズムデザインコンテスト 特別賞
  5. 2016年5月, 情報処理学会 第176回システムとLSIの設計技術研究発表会 優秀発表学生賞
  6. 2015年8月, 情報処理学会 DAシンポジウム2015 アルゴリズムデザインコンテスト 優秀賞 (学生部門)
  7. 2015年3月, 早稲田大学 基幹理工学研究科 情報理工・情報通信専攻 専攻賞

研究費・助成金

  1. 2017年6月 – 2018年3月, 早稲田大学 理工学術院総合研究所, 若手研究者支援事業 アーリーバード
  2. 2016年4月 – 2018年3月, 日本学術振興会 特別研究員奨励費

学位

博士 (工学), 早稲田大学, 2018年3月.
修士 (工学), 早稲田大学, 2015年3月.
学士 (工学), 早稲田大学, 2014年3月.

学歴

2015年4月 – 2018年3月
早稲田大学 大学院基幹理工学研究科 情報理工・情報通信専攻 博士後期課程 (指導教員: 戸川望 教授)

2014年4月 – 2015年3月
早稲田大学 大学院基幹理工学研究科 情報理工・情報通信専攻 修士課程 (指導教員: 戸川望 教授)

2010年4月 – 2014年3月
早稲田大学 基幹理工学部 情報理工学科 (指導教員: 戸川望 教授)

2007年4月 – 2010年3月
早稲田大学本庄高等学院 普通科

その他の活動

GeoGuessr

スピードキュービング — WCA

WCA 公式記録

3×3×3 Blindfolded

3×3×3 Fewest Moves

Clock

Pyraminx

Other events

スピードキュービング — Red Bull